

Министерство образования и науки Российской Федерации
Федеральное государственное бюджетное образовательное учреждение
высшего образования
«Чувашский государственный университет имени И. Н. Ульянова»

Факультет информатики и вычислительной техники

Кафедра промышленной электроники

«УТВЕРЖДАЮ»
Проректор по учебной работе


И.Е. Поверинов



РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ
«Цифровая схемотехника»

Направление подготовки (специальность) 09.03.01 Информатика и вычислительная техника

Квалификация (степень) выпускника Бакалавр

Профиль (направленность) Программное обеспечение средств вычислительной техники автоматизированных систем


Академический бакалавриат

Чебоксары – 2017

Рабочая программа основана на требованиях Федерального государственного образовательного стандарта высшего образования по направлению подготовки 09.03.01 Информатика и вычислительная техника, утвержденного приказом Министерства образования и науки 12.01.2016 г. № 5.

СОСТАВИТЕЛЬ:


доцент кафедры промышленной
электроники, к.т.н., доцент


_____ А.В. Серебрянников

ОБСУЖДЕНО:

на заседании кафедры промышленной электроники « 30 » августа 2017 г., протокол № 1

заведующий кафедрой


_____ Г.А. Белов


СОГЛАСОВАНО:

Методическая комиссия факультета информатики и вычислительной техники
« 30 » августа 2017 г., протокол № 1

Декан факультета


_____ А.В. Щипцова


Директор научной библиотеки


_____ Н.Д. Никитина

Начальник управления информатизации


_____ И.П. Пивоваров

Начальник учебно-методического управления


_____ В.И. Маколов

1. Цель и задачи обучения по дисциплине

Целью обучения по дисциплине является подготовка обучающихся по направлению подготовки 09.03.01 Информатика и вычислительная техника посредством обеспечения этапов формирования компетенций, предусмотренных ФГОС, в части представленных ниже знаний, умений и навыков в области цифровой схемотехники для успешного освоения образовательной программы по данному направлению подготовки.

Задачами обучения по дисциплине являются:

- изучение понятийного аппарата дисциплины и основных теоретических положений и методов, используемых в цифровой схемотехнике;
- привитие навыков применения теоретических знаний для решения практических задач в области цифровой схемотехники;
- изучение основных схемотехнических решений и функциональных узлов цифровой электроники.

2. Место дисциплины в структуре основной образовательной программы (ООП)

Дисциплина «Цифровая схемотехника» относится к блоку обязательных дисциплин вариативной части основной образовательной программы подготовки бакалавров по направлению 09.03.01 Информатика и вычислительная техника и имеет исключительно важное значение для формирования научного кругозора бакалавра. В процессе изучения дисциплины обучающиеся получают базовую теоретическую подготовку, необходимую для изучения дальнейших дисциплин, связанных с изучением аппаратной части вычислительной техники.

В рамках дисциплины «Цифровая схемотехника» изучаются основные схемотехнические решения и функциональные узлы цифровой электроники, а также современные технологии разработки цифровых аппаратных средств.

Дисциплины учебного плана, изученные обучающимися и формирующие входные знания и умения для обучения по данной дисциплине: Математический анализ; Физика; Алгебра и геометрия; Электротехника и электроника.

Дисциплины учебного плана, которые предстоит изучить обучающимся и для которых при обучении по данной дисциплине формируются входные знания и умения: ЭВМ и периферийные устройства; Микропроцессорные средства и системы.

3. Перечень планируемых результатов обучения по дисциплине, соотнесенных с планируемыми результатами освоения ООП

Процесс обучения по дисциплине направлен на формирование следующих компетенций:

– общепрофессиональных (ОПК):

способность участвовать в настройке и наладке программно-аппаратных комплексов (ОПК-4);

– профессиональных (ПК):

способность разрабатывать компоненты аппаратно-программных комплексов и баз данных, используя современные инструментальные средства и технологии программирования (ПК-2)

В результате обучения по дисциплине, обучающийся должен (ЗУН):

знать:

- З1: основы цифровой схемотехники (ПК-2);

- З2: принцип работы основных видов комбинационных цифровых устройств (ПК-2);

- З3: принцип работы основных видов последовательностных цифровых устройств (ПК-2);

- З4: принцип работы вспомогательных цифровых устройств (ПК-2);

уметь:

- У1: использовать основные законы и цифровой схемотехники (ПК-2);

- У2: синтезировать основные комбинационные цифровые устройства (ПК-2);

- У3: синтезировать основные последовательностные цифровые устройства (ПК-2);

ники								
1.1. Основы алгебры логики	4	2				2		
1.2. Минимизация логических функций	4	2				2		
1.3. Логические элементы	8	2	4			2	4	
1.4. Электронные ключи	8	2	4			2	4	
1.5. Основные характеристики и классификация интегральных схем	4	2				2		
Раздел 2. Комбинационные цифровые устройства								
2.1. Простейшие комбинационные устройства на логических элементах	4	2				2		
2.2. Дешифраторы и шифраторы. Мультиплексоры и демultipлексоры	12	2	8			2	8	
2.3. Схемы контроля	4	2				2		
2.4. Сумматоры и арифметико-логические устройства	8	2	4			2	4	
Раздел 3. Последовательностные цифровые устройства								
3.1. Триггеры	8	2	4			2	4	
3.2. Регистры	8	2	4			2	4	
3.3. Счетчики	8	2	4			2	4	
3.4. Синтез последовательностных цифровых устройств	4	2				2		
Раздел 4. Вспомогательные цифровые устройства								
4.1. Запоминающие устройства	4	2				2		
4.2. Цифро-аналоговые и аналого-цифровые преобразователи	4	2				2		
4.3. БИС и СБИС с программируемой структурой	4	2				2		
Расчетно-графическая работа	6					6		
Зачет	6				2	4		
Экзамен	36							36
Итого	144	32	32		2	42	32	36
Итого, з.е.	4							

5. Содержание разделов дисциплины

5.1. Лекции и практические занятия

Раздел 1. Основы цифровой схемотехники.

Тема 1.1. Основы алгебры логики (2 часа).

Логические высказывания (события). Логическая константа, переменная, функция (определения). Логические функции одной переменной и основные логические функции двух переменных. Основные свойства (тождества) логических функций, используемые для упрощения логических выражений. Принцип двойственности. Формулы связи между различными логическими функциями. Формулы де Моргана.

Понятие переключательной (логической, булевой) функции. Область значений и область определения функции. Способы представления (задания, описания) функций: словесное описание, таблица истинности, алгебраическое выражение (структурная формула). Основные булевы операции: И (AND), ИЛИ (OR), НЕ (NOT). Логические функции: отрицание дизъюнкции, отрицание конъюнкции.

Основные законы, свойства и тождества булевых операций. Основные операции, таблицы истинности, временные диаграммы. Определение значения логической функции и составление таблиц истинности и временных диаграмм. Реализация логических функций неравнозначности (сумма по модулю два), равнозначности, запрета.

Тема 1.2. Минимизация логических функций (2 часа).

СДНФ, сокращённая ДНФ, МДНФ. СКНФ, сокращённая КНФ, МКНФ. Основные методы минимизации логических функций. Основные базисы логических функций. Логические базисы, реализующие функционально полную систему. Минимальный логический базис. Понятие о первичных термах, минтермах и макстермах.

Совершенная дизъюнктивная нормальная форма (СДНФ). Совершенная конъюнктивная нормальная форма (СКНФ). Минимизация логических функций. Основные методы минимизации (получение тупиковой формы). Алгебраический метод. Метод карт Карно-Вейча. Не полностью определенные функции. Табличный метод Квайна-МакКласки. Метод непосредственных преобразований.

Тема 1.3. Логические элементы (2 часа).

Логический элемент (определение). Условные графические обозначения (УГО) основных логических элементов. Классификация логических элементов: по режиму работы, по количеству входов. Положительная и отрицательная логика. Основные параметры и характеристики логических элементов. Логические элементы и логическое проектирование в базисах микросхем.

Логические элементы: инвертор, элемент ИЛИ, элемент ИЛИ-НЕ, элемент И, элемент И-НЕ. Коэффициент объединения по входу. Коэффициент разветвления по выходу. Ток, потребляемый от источника питания. Мощность, потребляемая от источника питания.

Передаточные характеристики инвертирующего и неинвертирующего логических элементов. Параметры логических элементов, определяемые по передаточной характеристике: уровень логического нуля, уровень логической единицы, порог переключения, порог переключения из 1 в 0, порог переключения из 0 в 1, помехоустойчивость по отношению к помехам положительной и отрицательной полярностей.

Динамические параметры логических элементов: схема измерения, время задержки включения, время перехода из 1 в 0, время задержки распространения сигнала при включении, время задержки выключения, время перехода из 0 в 1, время задержки распространения сигнала при выключении, среднее время задержки распространения сигнала.

Тема 1.4. Электронные ключи (2 часа).

Электронные ключи: определение, классификация, основные виды. Общие сведения об электронных схемах коммутации. Электрическая реализация логических операций. Ключи на электромеханических реле. Диодные ключи. Простейшая реализация И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ.

Транзисторные ключи. Общие принципы работы транзисторных ключей. Электронные ключи на биполярных транзисторах: принципы работы, основные схемы, характеристики. Переходные процессы. Статические состояния ключа. Условия отсечки и насыщения транзисторов ключа.

Входные и выходные токи и напряжения для двух статических состояний транзисторов ключа. Входные и выходные сопротивления. Переходные процессы при включении и выключении. Процессы переключения транзисторного ключа. Способы повышения быстродействия транзисторных ключей. Транзисторные ключи с диодами Шоттки.

Электронные ключи на полевых транзисторах: принципы работы, основные схемы, характеристики. Переходные процессы. Схемы реализации основных логических функций на МДП-транзисторах транзисторах.

Ключи на n-канальном и p-канальном МДП-транзисторах. Ключи на КМДП. Базовые логические элементы на КМДП. Двухнаправленный ключ. Остаточные параметры. Топология.

Ключи на переключателях тока. Аналоговые ключи и коммутаторы. Цифровой ключ. Элементы эмиттерно-связанной логики. Элемент И, элемент ИЛИ. Статические характеристики. Виды выходных каскадов. Динамические параметры ключей.

Тема 1.5. Основные характеристики и классификация интегральных схем (2 часа).

Понятие интегральной схемы (ИС). Классификация ИС: в зависимости от уровня интеграции; по виду обрабатываемых сигналов; по наличию памяти, по возможности программирования/репрограммирования. Понятие серии микросхем, типа микросхем.

Уровень интеграции. Условное обозначение микросхем согласно ГОСТ. Классификация цифровых схем по принципу схемотехнического построения. Базовые микросхемы логических элементов типа ТТЛ, ЭСЛ, КМДПЛ.

Элементы транзисторно-транзисторной логики (ТТЛ). Вида ключей ТТЛ. Режимы работы. Остаточные параметры ключа. Динамические характеристики. Топология. Базовые логические элементы ТТЛ. Элемент И, элемент ИЛИ. Входная, выходная и передаточная характеристики. Виды выходных каскадов.

Микросхемы ТТЛ с транзисторами Шотки (ТТЛШ). Элемент с открытым коллектором, элемент с тремя состояниями выхода, использование этих элементов. Цифровые ИМС на униполярных транзисторах (р-МОП, n-МОП, КМОП). Элемент КМОП с тремя состояниями выхода. Сопряжение микросхем ТТЛШ и КМОП.

Раздел 2. Комбинационные цифровые устройства.

Тема 2.1. Простейшие комбинационные устройства на логических элементах (2 часа).

Комбинационные цифровые устройства (КЦУ): определение, назначение. Логика работы функциональных узлов комбинационного типа. Задачи синтеза комбинационного устройства. Минимизация логических функций. Использование карт Карно при синтезе комбинационных схем.

Этапы проектирования комбинационных цифровых устройств. Синтез логических устройств в заданном базисе логических элементов. Особенности построения логических устройств на реальной элементной базе. Устройство неравнозначности (сумма по модулю два) и его свойства. Устройство равнозначности. Устройство «запрет».

Тема 2.2. Дешифраторы и шифраторы. Мультиплексоры и демультиплексоры (2 часа).

Дешифратор: определение, таблица истинности, УГО, схемотехническая реализация, наращивание размерности, реализация логических функций на дешифраторе. Классификация дешифраторов. Линейные дешифраторы. Пирамидальные дешифраторы. Прямоугольные дешифраторы.

Шифратор: определение, таблица истинности, УГО, схемотехническая реализация. Приоритетный шифратор: определение, таблица истинности, наращивание размерности.

Мультиплексор (цифровой коммутатор): определение, таблица истинности, УГО, схемотехническая реализация, наращивание размерности. Демультиплексор. Мультиплексоры и демультиплексоры серий ТТЛ и КМОП. Реализация булевых функций на дешифраторах и мультиплексорах.

Тема 2.3. Схемы контроля (2 часа).

Цифровой компаратор: определение, УГО, схемотехническая реализация, наращивание размерности.

Схемы контроля: мажоритарный элемент, контроль по модулю 2, схемы свёртки, контроль логического преобразователя, контроль с использованием кодов Хемминга.

Тема 2.4. Сумматоры и арифметико-логические устройства (2 часа).

Сумматоры: определение, классификация. Одноразрядный сумматор: определение, таблица истинности, УГО, схемотехническая реализация. Полусумматоры и сумматоры. Последовательный сумматор: определение, схемотехническая реализация.

Параллельные сумматоры с последовательным и параллельным переносом: схемотехническая реализация. Сумматоры групповой структуры, сумматор с условным переносом, накапливающий сумматор: схемотехническая реализация.

Арифметико-логическое устройство (АЛУ): определение, перечень выполняемых операций, УГО, наращивание. Блоки ускоренного переноса. Матричные умножители.

Раздел 3. Последовательностные цифровые устройства.

Тема 3.1. Триггеры (2 часа).

Последовательностные цифровые устройства (цифровые автоматы с памятью). Триггеры: определение, назначение. Классификация триггеров: по логическому функционированию.

нию, по способу записи информации, по способу восприятия тактовых сигналов, по характеру процесса переключения, способы описания триггеров, схемотехнические реализации.

Основные типы триггеров: RS, D, T, DV, TV, JK. Асинхронные триггеры, синхронные триггеры, тактируемые уровнем (статические); триггеры, тактируемые фронтом (динамические); одноступенчатые и многоступенчатые триггеры. Триггеры в интегральном исполнении.

Триггеры на логических элементах. Асинхронные потенциальные триггеры RS-типа. Триггеры типа JK и D. T-триггер. Синхронные триггеры. Синхронные триггеры типа RSC, JK и D. Счетный режим в триггерах типа JK и D.

Тема 3.2. Регистры (2 часа).

Регистры: определение, назначение, классификация, УГО, схемотехническая реализация. Регистровые файлы, сдвигающие регистры, универсальные регистры. Кольцевые распределители на основе регистров. Регистровая память.

Сдвигающие регистры. Классификация сдвигающих регистров. Простые сдвигающие регистры. Сдвигающие регистры с синхронной записью. Реверсивные сдвигающие регистры с синхронной параллельной записью. Синтез регистров сдвига.

Тема 3.3. Счетчики (2 часа).

Счётчики: определение, параметры, классификация, режимы работы, УГО. Двоичные счётчики, счётчики с групповой структурой, двоично-кодированные счётчики с произвольным модулем. Построение счётчика методом модификации межразрядных связей и методом управляемого сброса.

Двоичные счетчики с последовательным и параллельным переносом. Синхронные и асинхронные счетчики. Суммирующие, вычитающие и реверсивные счетчики. Счетчики по произвольному модулю пересчета. Двоично-десятичные счетчики. Делители частоты.

Счётчики с недвоичным кодированием: счётчики в коде Грея, счётчики в коде «1 из N»: определение, построение на основе кольцевых регистров и счётчиков Джонсона. Методы повышения быстродействия счётчиков. Каскадирование счетчиков. Интегральные таймеры.

Тема 3.4. Синтез последовательностных цифровых устройств (2 часа).

Цифровые автоматы (автоматы с памятью): определение, классификация автоматов, этапы проектирования автоматов. Модели асинхронных и синхронных последовательностных функциональных узлов. Синтез асинхронных потенциальных триггеров. Функции возбуждения. Функция возбуждения синхронных триггеров и общая методика их синтеза.

Синхронизация в цифровых устройствах: назначение, параметры тактовых импульсов, структура устройств синхронизации, размножение тактовых импульсов; однофазная, двухфазная и многофазная синхронизация. Параметры синхронных триггеров. Интегральные схемы последовательностных функциональных узлов.

Раздел 4. Вспомогательные цифровые устройства.

Тема 4.1. Запоминающие устройства (2 часа).

Основные параметры запоминающих устройств (ЗУ). Адресация, информационная емкость, разрядность. Единицы для выражения значений емкости ЗУ. Быстродействие ЗУ. Интегральные схемы ОЗУ, ПЗУ.

Оперативные запоминающие устройства (ОЗУ). Типовая структура ОЗУ матричного вида. Управляющие цепи для обеспечения режима хранения, чтения и записи информации. Условное обозначение микросхемы ОЗУ. Временные диаграммы сигналов. Динамические ОЗУ. Схемотехника ячеек хранения статического и динамического типов, комплементарных структур в больших интегральных схемах. ЗУ биполярного типа и на МДП-структурах.

Постоянные запоминающие устройства (ПЗУ). Классификация ПЗУ по способу занесения информации: ПЗУ, программируемые пользователем. Перепрограммируемые ПЗУ (ППЗУ). Достоинства и недостатки. Способы стирания информации в ППЗУ. Масочные, прожигаемые ПЗУ, ПЗУ с ультрафиолетовым стиранием. БИС постоянных, репрограммируемых и ассоциативных ЗУ.

Тема 4.2. Цифро-аналоговые и аналого-цифровые преобразователи (2 часа).

Цифро-аналоговые преобразователи (ЦАП) и аналого-цифровые преобразователи (АЦП). Методы цифро-аналогового и аналого-цифрового преобразования. Преобразователь напряжение-частота.

Общая характеристика ЦАП. Основные параметры и характеристика ЦАП. Схемы ЦАП. ЦАП с промежуточным преобразованием, на основе матрицы R-2R, с двоичновзвешенными резисторами.

Общая характеристика АЦП. Основные параметры и характеристика АЦП. Методы преобразования. Разновидности схем АЦП и схемы их включения. Интегрирующие АЦП. АЦП считывания, последовательного счета, поразрядного уравнивания.

Тема 4.3. БИС и СБИС с программируемой структурой (2 часа).

Программируемые логические интегральные схемы. Принципы их построения и способы программирования для выполнения заданных функций. Области применения устройств программируемой логики.

Программируемые логические матрицы (ПЛМ): определение, структура, разновидности. Синтез комбинационных и последовательностных схем на ПЛМ. Типовые микросхемы программируемых логических матриц. Программируемая матричная логика (ПМЛ).

Базовые матричные кристаллы (БМК). Матричные БИС. Схемные и конструктивные особенности матричных БИС. Структура базовых ячеек матричных БИС. Библиотеки типовых функциональных элементов для матричных БИС.

Программируемые пользователем вентильные матрицы (FPGA): логические блоки, блоки ввода-вывода, системы межсоединений, области применения. Оперативно-перестраиваемые FPGA.

5.2. Лабораторные работы

Лабораторная работа № 1. Исследование характеристик и параметров интегральных схем логических элементов (4 часа).

Лабораторная работа № 2. Исследование транзисторных ключей (4 часа).

Лабораторная работа № 3. Построение и исследование дешифраторов и шифраторов (4 часа).

Лабораторная работа № 4. Построение и исследование мультиплексоров и демультиплексоров (4 часа).

Лабораторная работа № 5. Построение и исследование сумматоров (4 часа).

Лабораторная работа № 6. Построение и исследование триггеров (4 часа).

Лабораторная работа № 7. Построение и исследование регистров (4 часа).

Лабораторная работа № 8. Построение и исследование счетчиков (4 часа).

5.3. Вопросы для самостоятельной работы студента в соответствии с содержанием разделов дисциплины.

1. Методы и средства автоматизации схемотехнического проектирования электронных устройств.

2. Компьютерное моделирование электронных устройств. Системы автоматизации проектирования электронных устройств.

3. Автоматизация функционально-логического этапа проектирования цифровых узлов и устройств.

4. Этапы и методы проектирования цифровых узлов и устройств ЭВМ.

5. Основы интегрированной системы автоматизированного проектирования.

6. Подсистемы схемотехнического проектирования (моделирование компонент, моделирование, анализ и оптимизация схем) и конструкторского проектирования (топология схемы, металлизации).

7. Схемотехнический анализ, логическое моделирование, верификация и разработка топологии матричных БИС.

8. Автоматизация программирования программируемых логических интегральных схем.
9. Синхронизация в цифровых устройствах.
10. Переходные процессы в логических схемах.
11. Временные состязания сигналов (эффект «гонок»).
12. Назначение синхронизации.
13. Система двухфазной синхронизации.
14. Однофазная синхронизация.
15. Понятие тактирования.

6. Образовательные технологии

В соответствии со структурой образовательного процесса по дисциплине применяются следующие технологии:

- диагностики;
- целеполагания;
- управления процессом освоения учебной информации;
- применения знаний на практике, поиска новой учебной информации;
- организации совместной и самостоятельной деятельности обучающихся (учебно-познавательной, научно-исследовательской, частично-поисковой, репродуктивной, творческой и пр.);
- контроля качества и оценивания результатов образовательной деятельности (технология оценивания качества знаний, рейтинговая технология оценки знаний и др.)

В соответствии с требованиями ФГОС ВО для реализации компетентного подхода при обучении дисциплине предусмотрено широкое использование в учебном процессе активных и интерактивных методов проведения занятий:

При обучении дисциплине применяются следующие формы занятий:

- лекции, направленные на получение новых и углубление научно-теоретических знаний, в том числе вводная лекция, информационная лекция, обзорная лекция, лекция-консультация, проблемная лекция, лекции-дискуссии, лекции-беседы и др.;
- лабораторные занятия, проводимые под руководством преподавателя в учебной лаборатории с использованием компьютеров и учебного оборудования, направленные на закрепление и получение новых умений и навыков, применение знаний и умений, полученных на теоретических занятиях, при решении практических задач и др.

Все занятия обеспечены мультимедийными средствами (SMART доски, проекторы, экраны) для повышения качества восприятия изучаемого материала. В образовательном процессе широко используются информационно-коммуникационные технологии.

Самостоятельная работа студентов – это планируемая работа студентов, выполняемая по заданию при методическом руководстве преподавателя, но без его непосредственного участия. Формы самостоятельной работы студентов определяются содержанием учебной дисциплины, степенью подготовленности студентов. Они могут иметь учебный или учебно-исследовательский характер: анализ, аннотирование и конспектирование литературы по теме, составление вопросов и тестов к теме, подготовка к лабораторным работам, подготовка реферативных сообщений, подготовка тезисов к дискуссии, подготовка рецензий на изучаемые источники, разработка проекта и др.

Формами контроля самостоятельной работы выступают оценивание устного выступления студента на практическом занятии, его доклада; собеседование, в том числе коллоквиум; проверка письменных отчётов по результатам выполненных заданий и лабораторных работ, решений задач; проверка контрольной работы, расчетно-графической работы. Результаты самостоятельной работы учитываются при оценке знаний на экзамене и зачёте.

7. Формы аттестации и оценочные материалы

Текущий контроль предназначен для проверки хода и качества усвоения учебного

материала, стимулирования учебной работы обучающихся и совершенствования методики проведения занятий. Он проводится в ходе всех видов занятий в форме, избранной преподавателем.

Промежуточная аттестация имеет целью определить степень достижения учебных целей по учебной дисциплине и проводится в форме экзамена и зачета, защиты курсовой работы (проекта). Принимается экзамен и зачет преподавателями, читающими лекции по данной учебной дисциплине в соответствии с перечнем основных вопросов, выносимых для контроля знаний обучающихся:

7.1. Вопросы к зачету

1. Логические высказывания (события). Логическая константа, переменная, функция (определения). Логические функции одной переменной и основные логические функции двух переменных.

2. Основные свойства (тождества) логических функций, используемые для упрощения логические выражений. Принцип двойственности. Формулы связи между различными логическими функциями. Формулы де Моргана.

3. Понятие переключательной (логической, булевой) функции. Область значений и область определения функции. Способы представления (задания, описания) функций: словесное описание, таблица истинности, алгебраическое выражение (структурная формула).

4. Основные булевы операции: И (AND), ИЛИ (OR), НЕ (NOT). Логические функции: отрицание дизъюнкции, отрицание конъюнкции.

5. Основные законы, свойства и тождества булевых операций. Основные операции, таблицы истинности, временные диаграммы. Определение значения логической функции и составление таблиц истинности и временных диаграмм. Реализация логических функций неравнозначности (сумма по модулю два), равнозначности, запрета.

6. СДНФ, сокращённая ДНФ, МДНФ. СКНФ, сокращённая КНФ, МКНФ. Основные методы минимизации логических функций. Основные базисы логических функций.

7. Логические базисы, реализующие функционально полную систему. Минимальный логический базис. Понятие о первичных термах, минтермах и макстермах.

8. Совершенная дизъюнктивная нормальная форма (СДНФ). Совершенная конъюнктивная нормальная форма (СКНФ). Минимизация логических функций. Основные методы минимизации (получение тупиковой формы).

9. Алгебраический метод. Метод карт Карно-Вейча. Не полностью определенные функции. Табличный метод Квайна-МакКласки. Метод непосредственных преобразований.

10. Логический элемент (определение). Условные графические обозначения (УГО) основных логических элементов. Классификация логических элементов: по режиму работы, по количеству входов.

11. Положительная и отрицательная логика. Основные параметры и характеристики логических элементов. Логические элементы и логическое проектирование в базисах микросхем.

12. Логические элементы: инвертор, элемент ИЛИ, элемент ИЛИ-НЕ, элемент И, элемент И-НЕ. Коэффициент объединения по входу. Коэффициент разветвления по выходу. Ток, потребляемый от источника питания. Мощность, потребляемая от источника питания.

13. Электронные ключи: определение, классификация, основные виды. Общие сведения об электронных схемах коммутации. Электрическая реализация логических операций. Ключи на электромеханических реле. Диодные ключи. Простейшая реализация И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ.

14. Транзисторные ключи. Общие принципы работы транзисторных ключей. Электронные ключи на биполярных транзисторах: принципы работы, основные схемы, харак-

теристики. Переходные процессы. Статические состояния ключа. Условия отсечки и насыщения транзисторов ключа.

15. Входные и выходные токи и напряжения для двух статических состояний транзисторов ключа. Входные и выходные сопротивления. Переходные процессы при включении и выключении. Процессы переключения транзисторного ключа. Способы повышения быстродействия транзисторных ключей. Транзисторные ключи с диодами Шоттки.

16. Электронные ключи на полевых транзисторах: принципы работы, основные схемы, характеристики. Переходные процессы. Схемы реализации основных логических функций на МДП-транзисторах транзисторах.

17. Ключи на n-канальном и p-канальном МДП-транзисторах. Ключи на КМДП. Базовые логические элементы на КМДП. Двухнаправленный ключ. Остаточные параметры. Топология.

18. Понятие интегральной схемы (ИС). Классификация ИС: в зависимости от уровня интеграции; по виду обрабатываемых сигналов; по наличию памяти, по возможности программирования/репрограммирования. Понятие серии микросхем, типа микросхем.

19. Уровень интеграции. Условное обозначение микросхем согласно ГОСТ. Классификация цифровых схем по принципу схемотехнического построения. Базовые микросхемы логических элементов типа ТТЛ, ЭСЛ, КМДПЛ.

20. Комбинационные цифровые устройства (КЦУ): определение, назначение. Логика работы функциональных узлов комбинационного типа. Задачи синтеза комбинационного устройства. Минимизация логических функций. Использование карт Карно при синтезе комбинационных схем.

21. Этапы проектирования комбинационных цифровых устройств. Синтез логических устройств в заданном базисе логических элементов. Особенности построения логических устройств на реальной элементной базе. Устройство неравнозначности (сумма по модулю два) и его свойства. Устройство равнозначности. Устройство «запрет».

22. Дешифратор: определение, таблица истинности, УГО, схемотехническая реализация, наращивание размерности, реализация логических функций на дешифраторе. Классификация дешифраторов. Линейные дешифраторы. Пирамидальные дешифраторы. Прямоугольные дешифраторы.

23. Шифратор: определение, таблица истинности, УГО, схемотехническая реализация. Приоритетный шифратор: определение, таблица истинности, наращивание размерности.

24. Мультиплексор (цифровой коммутатор): определение, таблица истинности, УГО, схемотехническая реализация, наращивание размерности. Демультимплексор. Мультиплексоры и демультимплексоры серий ТТЛ и КМОП. Реализация булевых функций на дешифраторах и мультиплексорах.

25. Цифровой компаратор: определение, УГО, схемотехническая реализация, наращивание размерности.

26. Схемы контроля: мажоритарный элемент, контроль по модулю 2, схемы свёртки, контроль логического преобразователя, контроль с использованием кодов Хемминга.

27. Сумматоры: определение, классификация. Одноразрядный сумматор: определение, таблица истинности, УГО, схемотехническая реализация. Полусумматоры и сумматоры. Последовательный сумматор: определение, схемотехническая реализация.

28. Параллельные сумматоры с последовательным и параллельным переносом: схемотехническая реализация. Сумматоры групповой структуры, сумматор с условным переносом, накапливающий сумматор: схемотехническая реализация.

29. Арифметико-логическое устройство (АЛУ): определение, перечень выполняемых операций, УГО, наращивание. Блоки ускоренного переноса. Матричные умножители.

30. Последовательностные цифровые устройства (цифровые автоматы с памятью). Триггеры: определение, назначение. Классификация триггеров: по логическому функционированию, по способу записи информации, по способу восприятия тактовых сигналов, по

характеру процесса переключения, способы описания триггеров, схемотехнические реализации.

31. Основные типы триггеров: RS, D, T, DV, TV, JK. Асинхронные триггеры, синхронные триггеры, тактируемые уровнем (статические); триггеры, тактируемые фронтом (динамические); одноступенчатые и многоступенчатые триггеры. Триггеры в интегральном исполнении.

32. Триггеры на логических элементах. Асинхронные потенциальные триггеры RS-типа. Триггеры типа JK и D. T-триггер. Синхронные триггеры. Синхронные триггеры типа RSC, JK и D. Счетный режим в триггерах типа JK и D.

33. Регистры: определение, назначение, классификация, УГО, схемотехническая реализация. Регистровые файлы, сдвигающие регистры, универсальные регистры. Кольцевые распределители на основе регистров. Регистровая память.

34. Сдвигающие регистры. Классификация сдвигающих регистров. Простые сдвигающие регистры. Сдвигающие регистры с синхронной записью. Реверсивные сдвигающие регистры с синхронной параллельной записью. Синтез регистров сдвига.

35. Счётчики: определение, параметры, классификация, режимы работы, УГО. Двоичные счётчики, счётчики с групповой структурой, двоично-кодированные счётчики с произвольным модулем. Построение счётчика методом модификации межразрядных связей и методом управляемого сброса.

36. Двоичные счетчики с последовательным и параллельным переносом. Синхронные и асинхронные счетчики. Суммирующие, вычитающие и реверсивные счетчики. Счетчики по произвольному модулю пересчета. Двоично-десятичные счетчики. Делители частоты.

37. Счётчики с недвоичным кодированием: счётчики в коде Грея, счётчики в коде «1 из N»: определение, построение на основе кольцевых регистров и счётчиков Джонсона. Методы повышения быстродействия счётчиков. Каскадирование счетчиков. Интегральные таймеры.

38. Цифровые автоматы (автоматы с памятью): определение, классификация автоматов, этапы проектирования автоматов. Модели асинхронных и синхронных последовательностных функциональных узлов. Синтез асинхронных потенциальных триггеров. Функции возбуждения. Функция возбуждения синхронных триггеров и общая методика их синтеза.

39. Синхронизация в цифровых устройствах: назначение, параметры тактовых импульсов, структура устройств синхронизации, размножение тактовых импульсов; однофазная, двухфазная и многофазная синхронизация. Параметры синхронных триггеров. Интегральные схемы последовательностных функциональных узлов.

40. Основные параметры запоминающих устройств (ЗУ). Адресация, информационная емкость, разрядность. Единицы для выражения значений емкости ЗУ. Быстродействие ЗУ. Интегральные схемы ОЗУ, ПЗУ.

41. Оперативные запоминающие устройства (ОЗУ). Типовая структура ОЗУ матричного вида. Управляющие цепи для обеспечения режима хранения, чтения и записи информации. Условное обозначение микросхемы ОЗУ. Временные диаграммы сигналов.

42. Динамические ОЗУ. Схемотехника ячеек хранения статического и динамического типов, комплементарных структур в больших интегральных схемах. ЗУ биполярного типа и на МДП-структурах.

43. Постоянные запоминающие устройства (ПЗУ). Классификация ПЗУ по способу занесения информации: ПЗУ, программируемые пользователем. Перепрограммируемые ПЗУ (ППЗУ). Достоинства и недостатки. Способы стирания информации в ППЗУ. Масочные, прожигаемые ПЗУ, ПЗУ с ультрафиолетовым стиранием. БИС постоянных, репрограммируемых и ассоциативных ЗУ.

44. Цифро-аналоговые преобразователи (ЦАП) и аналого-цифровые преобразователи (АЦП). Методы цифро-аналогового и аналого-цифрового преобразования. Преобразователь напряжение-частота.

45. Программируемые логические интегральные схемы. Принципы их построения и способы программирования для выполнения заданных функций. Области применения устройств программируемой логики.

46. Программируемые логические матрицы (ПЛМ): определение, структура, разновидности. Синтез комбинационных и последовательностных схем на ПЛМ. Типовые микросхемы программируемых логических матриц. Программируемая матричная логика (ПМЛ).

7.2. Вопросы к экзамену

1. Логические высказывания (события). Логическая константа, переменная, функция (определения). Логические функции одной переменной и основные логические функции двух переменных. Основные свойства (тождества) логических функций, используемые для упрощения логических выражений. Принцип двойственности. Формулы связи между различными логическими функциями. Формулы де Моргана.

2. Понятие переключательной (логической, булевой) функции. Область значений и область определения функции. Способы представления (задания, описания) функций: словесное описание, таблица истинности, алгебраическое выражение (структурная формула). Основные булевы операции: И (AND), ИЛИ (OR), НЕ (NOT). Логические функции: отрицание дизъюнкции, отрицание конъюнкции.

3. Основные законы, свойства и тождества булевых операций. Основные операции, таблицы истинности, временные диаграммы. Определение значения логической функции и составление таблиц истинности и временных диаграмм. Реализация логических функций неравнозначности (сумма по модулю два), равнозначности, запрета.

4. СДНФ, сокращённая ДНФ, МДНФ. СКНФ, сокращённая КНФ, МКНФ. Основные методы минимизации логических функций. Основные базисы логических функций. Логические базисы, реализующие функционально полную систему. Минимальный логический базис. Понятие о первичных термах, минтермах и макстермах.

5. Совершенная дизъюнктивная нормальная форма (СДНФ). Совершенная конъюнктивная нормальная форма (СКНФ). Минимизация логических функций. Основные методы минимизации (получение тупиковой формы). Алгебраический метод. Метод карт Карно-Вейча. Не полностью определенные функции. Табличный метод Квайна-МакКласки. Метод непосредственных преобразований.

6. Логический элемент (определение). Условные графические обозначения (УГО) основных логических элементов. Классификация логических элементов: по режиму работы, по количеству входов. Положительная и отрицательная логика. Основные параметры и характеристики логических элементов. Логические элементы и логическое проектирование в базисах микросхем.

7. Логические элементы: инвертор, элемент ИЛИ, элемент ИЛИ-НЕ, элемент И, элемент И-НЕ. Коэффициент объединения по входу. Коэффициент разветвления по выходу. Ток, потребляемый от источника питания. Мощность, потребляемая от источника питания.

8. Передаточные характеристики инвертирующего и неинвертирующего логических элементов. Параметры логических элементов, определяемые по передаточной характеристике: уровень логического нуля, уровень логической единицы, порог переключения, порог переключения из 1 в 0, порог переключения из 0 в 1, помехоустойчивость по отношению к помехам положительной и отрицательной полярностей.

9. Динамические параметры логических элементов: схема измерения, время задержки включения, время перехода из 1 в 0, время задержки распространения сигнала при включении, время задержки выключения, время перехода из 0 в 1, время задержки распространения сигнала при выключении, среднее время задержки распространения сигнала.

10. Электронные ключи: определение, классификация, основные виды. Общие сведения об электронных схемах коммутации. Электрическая реализация логических операций. Ключи на электромеханических реле. Диодные ключи. Простейшая реализация И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ.

11. Транзисторные ключи. Общие принципы работы транзисторных ключей. Электронные ключи на биполярных транзисторах: принципы работы, основные схемы, характеристики. Переходные процессы. Статические состояния ключа. Условия отсечки и насыщения транзисторов ключа.

12. Входные и выходные токи и напряжения для двух статических состояний транзисторов ключа. Входные и выходные сопротивления. Переходные процессы при включении и выключении. Процессы переключения транзисторного ключа. Способы повышения быстродействия транзисторных ключей. Транзисторные ключи с диодами Шоттки.

13. Электронные ключи на полевых транзисторах: принципы работы, основные схемы, характеристики. Переходные процессы. Схемы реализации основных логических функций на МДП-транзисторах транзисторах.

14. Ключи на n-канальном и p-канальном МДП-транзисторах. Ключи на КМДП. Базовые логические элементы на КМДП. Двухнаправленный ключ. Остаточные параметры. Топология.

15. Ключи на переключателях тока. Аналоговые ключи и коммутаторы. Цифровой ключ. Элементы эмиттерно-связанной логики. Элемент И, элемент ИЛИ. Статические характеристики. Виды выходных каскадов. Динамические параметры ключей.

16. Понятие интегральной схемы (ИС). Классификация ИС: в зависимости от уровня интеграции; по виду обрабатываемых сигналов; по наличию памяти, по возможности программирования/репрограммирования. Понятие серии микросхем, типа микросхем.

17. Уровень интеграции. Условное обозначение микросхем согласно ГОСТ. Классификация цифровых схем по принципу схемотехнического построения. Базовые микросхемы логических элементов типа ТТЛ, ЭСЛ, КМДПЛ.

18. Элементы транзисторно-транзисторной логики (ТТЛ). Виды ключей ТТЛ. Режимы работы. Остаточные параметры ключа. Динамические характеристики. Топология. Базовые логические элементы ТТЛ. Элемент И, элемент ИЛИ. Входная, выходная и передаточная характеристики. Виды выходных каскадов.

19. Микросхемы ТТЛ с транзисторами Шоттки (ТТЛШ). Элемент с открытым коллектором, элемент с тремя состояниями выхода, использование этих элементов. Цифровые ИМС на униполярных транзисторах (p-МОП, n-МОП, КМОП). Элемент КМОП с тремя состояниями выхода. Сопряжение микросхем ТТЛШ и КМОП.

20. Комбинационные цифровые устройства (КЦУ): определение, назначение. Логика работы функциональных узлов комбинационного типа. Задачи синтеза комбинационного устройства. Минимизация логических функций. Использование карт Карно при синтезе комбинационных схем.

21. Этапы проектирования комбинационных цифровых устройств. Синтез логических устройств в заданном базисе логических элементов. Особенности построения логических устройств на реальной элементной базе. Устройство неравнозначности (сумма по модулю два) и его свойства. Устройство равнозначности. Устройство «запрет».

22. Дешифратор: определение, таблица истинности, УГО, схемотехническая реализация, наращивание размерности, реализация логических функций на дешифраторе. Классификация дешифраторов. Линейные дешифраторы. Пирамидальные дешифраторы. Прямоугольные дешифраторы.

23. Шифратор: определение, таблица истинности, УГО, схемотехническая реализация. Приоритетный шифратор: определение, таблица истинности, наращивание размерности.

24. Мультиплексор (цифровой коммутатор): определение, таблица истинности, УГО, схемотехническая реализация, наращивание размерности. Демультиплексор. Мульт-

- типлексы и демультиплексы серий ТТЛ и КМОП. Реализация булевых функций на дешифраторах и мультиплексах.
25. Цифровой компаратор: определение, УГО, схемотехническая реализация, наращивание размерности.
26. Схемы контроля: мажоритарный элемент, контроль по модулю 2, схемы свёртки, контроль логического преобразователя, контроль с использованием кодов Хемминга.
27. Сумматоры: определение, классификация. Одноразрядный сумматор: определение, таблица истинности, УГО, схемотехническая реализация. Полусумматоры и сумматоры. Последовательный сумматор: определение, схемотехническая реализация.
28. Параллельные сумматоры с последовательным и параллельным переносом: схемотехническая реализация. Сумматоры групповой структуры, сумматор с условным переносом, накапливающий сумматор: схемотехническая реализация.
29. Арифметико-логическое устройство (АЛУ): определение, перечень выполняемых операций, УГО, наращивание. Блоки ускоренного переноса. Матричные умножители.
30. Последовательностные цифровые устройства (цифровые автоматы с памятью). Триггеры: определение, назначение. Классификация триггеров: по логическому функционированию, по способу записи информации, по способу восприятия тактовых сигналов, по характеру процесса переключения, способы описания триггеров, схемотехнические реализации.
31. Основные типы триггеров: RS, D, T, DV, TV, JK. Асинхронные триггеры, синхронные триггеры, тактируемые уровнем (статические); триггеры, тактируемые фронтом (динамические); одноступенчатые и многоступенчатые триггеры. Триггеры в интегральном исполнении.
32. Триггеры на логических элементах. Асинхронные потенциальные триггеры RS-типа. Триггеры типа JK и D. T-триггер. Синхронные триггеры. Синхронные триггеры типа RSC, JK и D. Счетный режим в триггерах типа JK и D.
33. Регистры: определение, назначение, классификация, УГО, схемотехническая реализация. Регистровые файлы, сдвигающие регистры, универсальные регистры. Кольцевые распределители на основе регистров. Регистровая память.
34. Сдвигающие регистры. Классификация сдвигающих регистров. Простые сдвигающие регистры. Сдвигающие регистры с синхронной записью. Реверсивные сдвигающие регистры с синхронной параллельной записью. Синтез регистров сдвига.
35. Счётчики: определение, параметры, классификация, режимы работы, УГО. Двоичные счётчики, счётчики с групповой структурой, двоично-кодированные счётчики с произвольным модулем. Построение счётчика методом модификации межразрядных связей и методом управляемого сброса.
36. Двоичные счетчики с последовательным и параллельным переносом. Синхронные и асинхронные счетчики. Суммирующие, вычитающие и реверсивные счетчики. Счетчики по произвольному модулю пересчета. Двоично-десятичные счетчики. Делители частоты.
37. Счётчики с недвоичным кодированием: счётчики в коде Грея, счётчики в коде «1 из N»: определение, построение на основе кольцевых регистров и счётчиков Джонсона. Методы повышения быстродействия счётчиков. Каскадирование счетчиков. Интегральные таймеры.
38. Цифровые автоматы (автоматы с памятью): определение, классификация автоматов, этапы проектирования автоматов. Модели асинхронных и синхронных последовательностных функциональных узлов. Синтез асинхронных потенциальных триггеров. Функции возбуждения. Функция возбуждения синхронных триггеров и общая методика их синтеза.
39. Синхронизация в цифровых устройствах: назначение, параметры тактовых импульсов, структура устройств синхронизации, размножение тактовых импульсов; однофазная, двухфазная и многофазная синхронизация. Параметры синхронных триггеров. Интегральные схемы последовательностных функциональных узлов.

40. Основные параметры запоминающих устройств (ЗУ). Адресация, информационная емкость, разрядность. Единицы для выражения значений емкости ЗУ. Быстродействие ЗУ. Интегральные схемы ОЗУ, ПЗУ.

41. Оперативные запоминающие устройства (ОЗУ). Типовая структура ОЗУ матричного вида. Управляющие цепи для обеспечения режима хранения, чтения и записи информации. Условное обозначение микросхемы ОЗУ. Временные диаграммы сигналов. Динамические ОЗУ. Схемотехника ячеек хранения статического и динамического типов, комплементарных структур в больших интегральных схемах. ЗУ биполярного типа и на МДП-структурах.

42. Постоянные запоминающие устройства (ПЗУ). Классификация ПЗУ по способу занесения информации: ПЗУ, программируемые пользователем. Перепрограммируемые ПЗУ (ППЗУ). Достоинства и недостатки.

43. Способы стирания информации в ППЗУ. Масочные, прожигаемые ПЗУ, ПЗУ с ультрафиолетовым стиранием. БИС постоянных, репрограммируемых и ассоциативных ЗУ.

44. Цифро-аналоговые преобразователи (ЦАП) и аналого-цифровые преобразователи (АЦП). Методы цифро-аналогового и аналого-цифрового преобразования. Преобразователь напряжение-частота.

45. Общая характеристика ЦАП. Основные параметры и характеристика ЦАП. Схемы ЦАП. ЦАП с промежуточным преобразованием, на основе матрицы R-2R, с двоично-взвешенными резисторами.

46. Общая характеристика АЦП. Основные параметры и характеристика АЦП. Методы преобразования. Разновидности схем АЦП и схемы их включения. Интегрирующие АЦП. АЦП считывания, последовательного счета, поразрядного уравнивания.

47. Программируемые логические интегральные схемы. Принципы их построения и способы программирования для выполнения заданных функций. Области применения устройств программируемой логики.

48. Программируемые логические матрицы (ПЛМ): определение, структура, разновидности. Синтез комбинационных и последовательностных схем на ПЛМ. Типовые микросхемы программируемых логических матриц. Программируемая матричная логика (ПМЛ).

49. Базовые матричные кристаллы (БМК). Матричные БИС. Схемные и конструктивные особенности матричных БИС. Структура базовых ячеек матричных БИС. Библиотеки типовых функциональных элементов для матричных БИС.

50. Программируемые пользователем вентильные матрицы (FPGA): логические блоки, блоки ввода-вывода, системы межсоединений, области применения. Оперативно-перестраиваемые FPGA.

7.3. Выполнение и примерные задания расчетно-графической работы

Расчетно-графическая работа выполняется в процессе изучения дисциплины. Общее руководство и контроль за ходом выполнения расчетно-графической работы осуществляет преподаватель соответствующей дисциплины. Расчетно-графическая работа выполняется в соответствии с методическими указаниями для обучающихся.

Основными функциями руководителя расчетно-графической работы являются:

- определение и формулирование задания расчетно-графической работы;
- консультирование по вопросам содержания и последовательности выполнения расчетно-графической работы;
- оказание помощи студенту в подборе необходимой литературы;
- контроль хода выполнения расчетно-графической работы.

Примерные задания для выполнения расчетно-графической работы:

Спроектировать *синхронный циклический счётчик* в обычном двоичном коде с возможностью его реверса и сброса по индивидуальному варианту, который определяет:

- 1) модуль счёта счётчика: от 4 до 16;

2) тип триггера:

- RS;
- JK;
- D;
- T;

3) базис логических элементов:

- базис Буля (логические элементы НЕ, И, ИЛИ);
- базис Шеффера (логические элементы И-НЕ);
- базис Пирса (логические элементы ИЛИ-НЕ).

Примечания:

1. *Синхронность автомата* означает, что все его триггеры тактируются синхроимпульсом (тактовым импульсом) C , поэтому триггеры тоже должны быть синхронными, т. е. должны иметь синхровход C . На входы C всех триггеров нужно подавать тактовый сигнал счёта (от тактового генератора или специального ключа); желательно поставить дополнительный переключатель, с помощью которого можно было бы выбирать источник счётного сигнала.
2. *Цикличность счётчика* означает, что за последним состоянием счётчика должно следовать первое (0), т. е. при окончании счёта счётчик автоматически должен обнулиться и начать счёт заново.
3. *Реверс счётчика* означает, что он считает в обратном порядке. Прямой или обратный порядок счёта задаётся единственным входом автомата D (*Direction – направление*), который нужно учитывать в графе и таблице переходов автомата:
 - $D = 0$: счёт в прямом порядке;
 - $D = 1$: счёт в обратном порядке.
4. *Сброс автомата* означает, что вне зависимости от текущего состояния он сбрасывается в 0 и начинает счёт заново. Вход сброса автомата (*Reset*) не нужно учитывать в графе и таблице переходов автомата. Если при проектировании счётчика использовать триггеры со входом сброса *Reset*, то триггеры будут автоматически обнуляться при поступлении сигнала на этот управляющий вход.
5. *Модуль счёта M* показывает, до какого значения будет считать счётчик. Счётчик, имеющий модуль счёта $M = N$, считает от 0 до $N - 1$.
6. Для отображения текущего состояния автомата выходы триггеров нужно подключить к семисегментному индикатору.

Этапы проектирования счётчика

1. Исходное задание функционирования [сформулировать задание на проектирование счётчика с учётом индивидуального варианта].
2. Формализованное задание функционирования [сформировать таблицу кодирования чисел (таблицу состояний) и построить граф (диаграмму состояний) автомата].
3. Минимизация состояний {для счётчиков это не требуется}.
4. Кодирование состояний {это уже сделано в таблице состояний (п. 2)}.
5. Составление таблицы переходов.
6. Определение функций возбуждения триггеров {тип триггера определяется индивидуальным вариантом}.
7. Минимизация функций возбуждения триггеров.
8. Переход к базису логических элементов {базис определяется индивидуальным вариантом}.
9. Составление логической схемы {в среде MultiSim}.
10. Сборка и проверка счётчика {в среде MultiSim}.

По результатам расчётно-графической работы необходимо составить индивидуальный отчёт с подробным описанием всех этапов проектирования.

Индивидуальные варианты

Модуль счёта	Тип триггера	Базис логических элементов	№ варианта
4	<i>D</i> -триггер	Буля {НЕ, И, ИЛИ}	1
	<i>T</i> -триггер	Буля {НЕ, И, ИЛИ}	2
	<i>RS</i> -триггер	Шеффера {И-НЕ}	3
	<i>JK</i> -триггер	Пирса {ИЛИ-НЕ}	4
5	<i>RS</i> -триггер	Буля {НЕ, И, ИЛИ}	5
	<i>JK</i> -триггер	Шеффера {И-НЕ}	6
	<i>D</i> -триггер	Пирса {ИЛИ-НЕ}	7
6	<i>T</i> -триггер	Буля {НЕ, И, ИЛИ}	8
	<i>RS</i> -триггер	Шеффера {И-НЕ}	9
	<i>JK</i> -триггер	Пирса {ИЛИ-НЕ}	10
7	<i>D</i> -триггер	Буля {НЕ, И, ИЛИ}	11
	<i>RS</i> -триггер	Шеффера {И-НЕ}	12
	<i>T</i> -триггер	Пирса {ИЛИ-НЕ}	13
8	<i>D</i> -триггер	Буля {НЕ, И, ИЛИ}	14
	<i>T</i> -триггер	Шеффера {И-НЕ}	15
	<i>JK</i> -триггер	Пирса {ИЛИ-НЕ}	16
9	<i>D</i> -триггер	Буля {НЕ, И, ИЛИ}	17
		Шеффера {И-НЕ}	18
		Пирса {ИЛИ-НЕ}	19
10	<i>T</i> -триггер	Буля {НЕ, И, ИЛИ}	20
		Шеффера {И-НЕ}	21
		Пирса {ИЛИ-НЕ}	22
11	<i>D</i> -триггер	Буля {НЕ, И, ИЛИ}	23
		Шеффера {И-НЕ}	24
		Пирса {ИЛИ-НЕ}	25
12	<i>T</i> -триггер	Буля {НЕ, И, ИЛИ}	26
		Шеффера {И-НЕ}	27
		Пирса {ИЛИ-НЕ}	28
13	<i>D</i> -триггер	Буля {НЕ, И, ИЛИ}	29
		Шеффера {И-НЕ}	30
		Пирса {ИЛИ-НЕ}	31
14	<i>T</i> -триггер	Буля {НЕ, И, ИЛИ}	32
		Шеффера {И-НЕ}	33
		Пирса {ИЛИ-НЕ}	34
15	<i>D</i> -триггер	Буля {НЕ, И, ИЛИ}	35
		Шеффера {И-НЕ}	36
		Пирса {ИЛИ-НЕ}	37
16	<i>T</i> -триггер	Буля {НЕ, И, ИЛИ}	38
		Шеффера {И-НЕ}	39
		Пирса {ИЛИ-НЕ}	40

8. Учебно-методическое и информационное обеспечение дисциплины

Электронный каталог и электронные информационные ресурсы, предоставляемые научной библиотекой ФГБОУ ВО «Чувашский государственный университет имени И.Н. Ульянова» доступны по ссылке <http://library.chuvsu.ru/>

8.1. Рекомендуемая основная литература

№ п/п	Наименование
1.	Кучумов А.И. Электроника и схемотехника: учебное пособие для вузов. – Изд. 3-е, перераб. и доп. – М.: Гелиос АРВ, 2005. – 335 с.
2.	Угрюмов Е.П. Цифровая схемотехника: учебное пособие для вузов. – Изд. 2-е, перераб. и доп. – СПб.: БХВ-Петербург, 2004. – 782 с.: ил.
3.	Потапов А. А. Схемотехника аналоговых электронных устройств: самоучитель; сост. Пряников В.С., Чертановский А.Г.; отв. ред. Г.А. Белов. – Чебоксары: Изд-во Чуваш. ун-та, 2017. – 36 с.: ил.

8.2. Рекомендуемая дополнительная литература

№ п/п	Наименование
1.	Белов Г.А. Электронные цепи и микросхемотехника: учебное пособие для вузов. – Чебоксары: Изд-во Чуваш. ун-та, 2004. – 780 с.: ил.
2.	Схемотехника электронных систем. Цифровые устройства: учебник / В.И. Бойко, А.Н. Гуржий, В.Я. Жуйков и др. – СПб.: БХВ-Петербург, 2004. – 497 с.: ил.
3.	Пряников В.С. Схемотехника аналоговых электронных устройств: курс лекций / отв. ред. Г.А. Белов. – Чебоксары: Изд-во Чуваш. ун-та, 2010. – 193 с.

8.3. Рекомендуемые методические разработки по дисциплине

№ п/п	Наименование	Условия доступа
1.	Методическая разработка для самостоятельной работы студентов по учебной дисциплине «Основы электроники и цифровой схемотехники»	URL: http://kamtechprom.ru/download/Osnovi-electroniki-sam-NKS-MOCI.pdf
2.	Схемотехника телекоммуникационных устройств. Учебное пособие. Методические разработки по лабораторным работам. Часть 2. «Схемотехника цифровых электронных устройств»	URL: http://elib.psuti.ru/Galotshkin_Shemotehnika_telekommunikacionnyh_ustrojstv_metod_razrabotki_po_lab_rabotam_tsh2.pdf
3.	Мишулин Ю.Е., Немонтов В.А. Цифровая схемотехника	URL: http://e.lib.vlsu.ru/bitstream/123456789/926/1/755.pdf

8.4. Программное обеспечение, профессиональные базы данных, информационно-справочные системы.

Программное обеспечение, профессиональные базы данных, информационно-справочные системы, предоставляемые управлением информатизации ФГБОУ ВО «Чувашский государственный университет имени И.Н. Ульянова» доступны по ссылке <http://ui.chuvsu.ru/>*

8.4.1. Программное обеспечение

№ п/п	Наименование	Условия доступа/скачивания
1.	MS Office/ LibreOffice	лицензия университета/ свободное лицензионное соглашение (https://ru.libreoffice.org/)
2.	MS Windows/Linux (Ubuntu)	лицензия университета/ свободное лицензионное соглашение (http://ubuntu.ru/)
3.	Micro-Cap Evaluation/Student Version	ограниченная версия (http://www.spectrum-soft.com/demoform.shtm)
4.	LTspice/SwitcherCAD	свободное лицензионное соглашение (http://ltspice.linear.com/software/LTspiceIV.exe)
5.	EDWinXP (бесплатная 14-дневная ознакомительная версия)	URL: http://www.visionics.a.se/EDWinForm.aspx
6.	DoCircuits (условно-бесплатная)	URL: http://www.docircuits.com/download#
7.	Delta Design (бесплатная демо-версия)	URL: http://dd.ru/download-new

8.	Symica (бесплатная версия для личного пользования с ограничениями)	URL: http://symica.com/products/symica-free-edition
9.	Mathcad v.Prime 3.1	http://www.ptc.com (Клиентский номер 286808)

8.4.2. Базы данных, информационно-справочные системы

№ п/п	Наименование программного обеспечения	Условия доступа/скачивания
1.	Гарант	из внутренней сети университета (договор)*
2.	Консультант +	

8.4.3. Рекомендуемые интернет-ресурсы и открытые он-лайн курсы

№ п/п	Наименование интернет ресурса	Режим доступа
1.	Российская Государственная Библиотека	http://www.rsl.ru
2.	Государственная публичная научно-техническая библиотека России	http://www.gpntb.ru
3.	Фундаментальная библиотека Нижегородского государственного университета	http://www.unn.ru/library
4.	Научная библиотека Казанского государственного университета	http://lsl.ksu.ru
5.	Научная электронная библиотека	http://elibrary.ru
6.	Полнотекстовая библиотека учебных и учебно-методических материалов	http://window.edu.ru
7.	Электронно-библиотечная система IPRbooks	http://www.iprbookshop.ru
8.	Цифровая схмотехника	URL: http://begin.esxema.ru/?page_id=30
9.	Цифровая схмотехника. Обзор сайтов по схмотехнике	URL: https://subscribe.ru/archive/tech.digitchip01/200804/08174226.html
10.	Самостоятельное изучение схмотехники. Основные понятия. Часть 1	URL: https://geektimes.ru/post/253778/

9. Материально-техническое обеспечение дисциплины

Учебные аудитории для лекционных занятий по дисциплине оснащены автоматизированным рабочим местом (АРМ) преподавателя, обеспечивающим тематические иллюстрации и демонстрации, соответствующие программе дисциплины в составе:

- мультимедийный проектор с дистанционным управлением;

Учебные аудитории для лабораторных и самостоятельных занятий по дисциплине оснащены АРМ преподавателя и пользовательскими АРМ по числу обучающихся, объединенных локальной сетью («компьютерный» класс), с возможностью подключения к сети Интернет и доступом к электронной информационно-образовательной среде ФГБОУ ВО «Чувашский государственный университет имени И.Н. Ульянова».

Учебные аудитории для лабораторных занятий по дисциплине оснащены специальным оборудованием в составе:

1. Лабораторные стенды по основам электротехники и электроники.
2. Аналоговые двухлучевые осциллографы.

10. Средства адаптации преподавания дисциплины к потребностям лиц с ограниченными возможностями

В случае необходимости, обучающимся из числа лиц с ограниченными возможностями здоровья (по заявлению обучающегося) могут предлагаться одни из следующих вариантов восприятия информации с учетом их индивидуальных психофизических особенностей, в том числе с применением электронного обучения и дистанционных технологий:

- для лиц с нарушениями зрения: в печатной форме увеличенным шрифтом; в форме электронного документа; в форме аудиофайла (перевод учебных материалов в аудиоформат); в печатной форме на языке Брайля; индивидуальные консультации с привлечением тифлосурдопереводчика; индивидуальные задания и консультации.
- для лиц с нарушениями слуха: в печатной форме; в форме электронного документа; видеоматериалы с субтитрами; индивидуальные консультации с привлечением сурдопереводчика; индивидуальные задания и консультации.
- для лиц с нарушениями опорно-двигательного аппарата: в печатной форме; в форме электронного документа; в форме аудиофайла; индивидуальные задания и консультации.

11. Методические рекомендации по освоению дисциплины

В ходе лекционных занятий студенту рекомендуется вести конспектирование учебного материала. Следует обращать внимание на категории, формулировки, раскрывающие содержание тех или иных явлений и процессов, научные выводы и практические рекомендации, положительный опыт в ораторском искусстве. При составлении конспекта желательно оставлять в рабочих конспектах поля, на которых в дальнейшем можно делать пометки из рекомендованной литературы, дополняющие материал прослушанной лекции, а также подчеркивающие особую важность тех или иных теоретических положений. В ходе лекционных занятий рекомендуется задавать преподавателю уточняющие вопросы с целью уяснения теоретических положений, разрешения спорных ситуаций.

В ходе подготовки к лабораторным работам рекомендуется изучить основную литературу, ознакомиться с дополнительной литературой, новыми публикациями в периодических изданиях (журналах). Основой для выполнения лабораторной работы являются разработанные кафедрой методические указания. Рекомендуется дорабатывать свой конспект лекций, делая в нем соответствующие записи из литературы, рекомендованной преподавателем и предусмотренной рабочей программой дисциплины. В процессе подготовки студент может дополнить список использованной литературы современными источниками, не представленными в списке рекомендованной литературы, и в дальнейшем использовать собственные подготовленные учебные материалы при написании выпускной квалификационной работы.

Формы организации студентов на лабораторных работах: групповая и индивидуальная. При фронтальной форме организации занятий все студенты выполняют одновременно одну и ту же работу. При групповой форме организации занятий одна и та же работа выполняется бригадами по 2-5 человек. При индивидуальной форме организации занятий каждый студент выполняет индивидуальное задание.

Если в результате выполнения лабораторной работы запланирована подготовка письменного отчета, то отчет о выполненной работе необходимо оформлять в соответствии с требованиями методических указаний. Качество выполнения лабораторных работ является важной составляющей оценки текущей успеваемости обучающегося.

Изменения и (или) дополнения от 01.09.2018 г (протокол №1 МК факультета ИВТ) к рабочей программе дисциплины (программе практики) «Цифровая схемотехника» (направление подготовки 09.03.01 «Информатика и вычислительная техника», профиль «Программное обеспечение средств вычислительной техники и автоматизированных систем»):

к перечню учебной литературы и ресурсов сети «Интернет»

№ п/п	Рекомендуемая основная литература
1	Кучумов А.И. Электроника и схемотехника: учебное пособие для вузов. – Изд. 3-е, перераб. и доп. – М.: Гелиос АРВ, 2005. – 335 с.
2	Угрюмов Е.П. Цифровая схемотехника: учебное пособие для вузов. – Изд. 2-е, перераб. и доп. – СПб: БХВ-Петербург, 2004. – 782 с.
3	Микушин А.В. Цифровая схемотехника: монография / Микушин А.В., Сединин В.И., В.И. Сединин; А.В. Микушин - Новосибирск: Сибирский государственный университет телекоммуникаций и информатики, 2016. - 319 с. - Режим доступа: http://www.iprbookshop.ru/69569.html
Рекомендуемая дополнительная литература	
1	Белов Г.А. Электронные цепи и микросхемотехника: учебное пособие для вузов. – Чебоксары: Изд-во Чуваш. ун-та, 2004. – 780 с.: ил.
2	Ильина Л.Н. Цифровая схемотехника. Часть 1: практикум / Ильина Л.Н., сост. Л.Н. Ильина - Цифровая схемотехника. Часть 1 - Москва: Московский технический университет связи и информатики, 2014. - 36 с. - Режим доступа: http://www.iprbookshop.ru/63370.html
3	Схемотехника электронных систем. Цифровые устройства: учебник / В.И. Бойко, А.Н. Гуржий, В.Я. Жуйков и др. – СПб.: БХВ-Петербург, 2004. – 497 с.

к перечню информационных технологий, включая перечень программного обеспечения и информационных справочных систем

№ п/п	Наименование Рекомендуемого ПО	Условия доступа/скачивания
1.	Microsoft Windows	из внутренней сети университета (договор)
2.	Microsoft Office	
3.	Mathcad v.Prime 3.1	
4.	Micro-Cap Evaluation/Student Version	ограниченная версия (http://www.spectrum-soft.com/demoform.shtml)
5.	LTspice/SwitcherCAD	свободное лицензионное соглашение (http://ltspice.linear.com/software/LTspiceIV.exe)
6.	EDWinXP	URL: http://www.visionics.a.se/EDWinXP-DownloadForm.aspx
7.	Delta Design	URL: http://dd.ru/download-new
8.	Symica	URL: http://symica.com/products/symica-free-edition

Декан факультета

 А.В. Щипцова