

ПРАКТИЧЕСКИЙ КУРС

8

ПРИМЕРЫ ПРОГРАММИРОВАНИЯ ВНЕШНИХ УСТРОЙСТВ ДЛЯ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

ДЕШИФРАТОР АДРЕСА

Назовите возможный адрес порта XX внешнего устройства ВУ4 и что в него будет выведено после выполнения приведенного фрагмента программы (рис. I-2)?




Рис. I-2 Дешифратор адреса

РЕШЕНИЕ

а) Ответ на первый вопрос нетрудно найти, зная, что адрес XX появится на шине адреса (ША) во время выполнения команды OUT. По условию задачи этот адрес должен относиться к ВУ4 и следовательно на 4-м выходе дешифратора должен появиться активный сигнал (в нашем случае - нулевой т.к. выходы дешифратора инверсные). В соответствии с определением дешифратора на информационных входах DC должен быть подан двоичный код активного выхода т.е. $a_2, a_1, a_0 = 100(\text{BIN}) = 4$. При этом на разрешающие входы должны быть активизированы $e_2 * e_1 * e_0 = 1$. Входы e_1 и e_0 - инверсные, поэтому сигналы на них д.б. равны 0 ($\sim e_1 = \sim e_0 = 0$). Сигнал $e_2 = 1$. Подставляя найденные значения в соответствующие биты ША и заполняя незадействованные биты чем угодно, например нулями, найдем адрес = 0A(HEX).

A7	A6	A5	A4	A3	A2	A1	A0
X	0	X	0	1	0	1	0

б) Для ответа на второй вопрос рассмотрим фрагмент программы. Команда SUB BH,BH обнуляет старшую половину регистра BX, а следующая команда заносит в его младшую половину 0. Следовательно, после выполнения первых двух команд содержимое BX равно 0. Инструкция MOV AX,[SRC+BX] пересылает два байта в регистр AX из двух последовательно расположенных ячеек памяти с адресами SRC+BX и SRC+BX+1. Содержимое BX уже известно, осталось найти значение константы с именем SRC. Директива EQU присваивает SRC значение двух числовых констант, объединенных операцией XOR (исключающее ИЛИ).

Результат XOR (как и любой другой двухоперандной логической команды) легче всего найти, записав константы в двоичном виде друг под другом и произведя побитовые операции по правилу - результат XOR равен 1, если равен 1 только один аргумент.

ab19 = 1010 1011 0001 1001

9770 = 1001 0111 0111 0000

0011 1100 0110 1001 = 3с69 результат

Отсюда следует, что $SRC+BX = 3с69+0=3с69$ и по команде MOV AX,[SRC+BX] в двухбайтовый регистр AX пересылаются подряд два байта из двух ячеек памяти с адресами 3с69 и 3с6а, то есть байты 20 и 5е. Причем действует правило - байт по старшему адресу (5е) помещается в старшую половину регистра AX (AH), а байт по младшему адресу (20) - в регистр AL. Инструкция XCHG AH,AL меняет местами содержимое AH и AL, а команда OUT XX,AL выводит в ВУ4 байт 5е.

НЕКОТОРЫЕ ТЕРМИНЫ И ОПРЕДЕЛЕНИЯ

Шина - группа проводников (линий связи), имеющих похожее функциональное назначение или выполняющих общую функцию.

Строб - короткий импульс, выделяющий установившееся, свободное от помех значение информационного сигнала.

Системная шина - совокупность трех шин: шины данных (ШД), шины адреса (ША) и шины управления (ШУ).

КОП - однокбайтовый код операции (первый байт любой команды)

ALU Арифметико-логическое устройство (АЛУ)

CE Chip Enable или Crystall Enable (тоже CS)

CMOS CoMpleMentary-syMMetry/Metal-oxide seMiconductor, комплементарная логика на транзисторах металл-оксид-полупроводник (КМОП)

CPU Центральный процессор

CS Chip Select или Crystall Select (тоже CE)

E2PROM Electrically Erasable PrograMMable ROM

EEPROM Electrically Erasable PrograMMable ROM

EPROM Erasable PrograMMable ROM

FIFO Структура данных, организованная по принципу "первым вошел - первым вышел" (конвейер или очередь)

FRAM Ferroelectric RAM

LED Светодиод

LIFO Структура данных, организованная по принципу "последним вошел - первым вышел" (стек)

MRAM Magnitoelectric RAM

OTP One TiMe PrograMMable (PROM)

OUM Ovonic Unified MeMory

PROM PrograMMable ROM (OTP)

RAM RandoM Access MeMory (ОЗУ, ЗУПВ)

ROM Read Only MeMory (ПЗУ)

АЛУ Арифметико-логическое устройство (ALU)

АЦП Аналого-цифровой преобразователь

БИС Большая интегральная схема

ВВ Ввод - вывод

ВУ Внешнее устройство

ЖКД Жидко-кристаллический дисплей (LCD)

ЖКИ Жидко-кристаллический индикатор

ЗУПВ Запоминающее устройство с произвольной выборкой (ОЗУ)
ИМС Интервальная микросхема (тоже ИС)
ИС Интегральная схема (тоже ИМС)
КЛС Комбинационная логическая схема (тоже КС)
КМОП К-МОП комплементарная логика на транзисторах металл-оксид-полупроводник (CMOS)
КОП Код операции
КС Это КЛС
ЛБ Логический базис
ЛФ Логическая функция
ЛЭ Логический элемент
МК Микроконтроллер
МП Микропроцессор
ОЗУ Оперативное запоминающее устройство (ЗУПВ)
ОК Открытый коллектор
ОЭВМ Однокристалльная ЭВМ (микроконтроллер)
ПДП Прямой доступ к памяти (DMA)
ПЗУ Постоянное запоминающее устройство (ROM)
ПИТ Программируемый интервальный таймер
ПШИ Программируемый периферийный интерфейс
ПС Последовательная схема
ПФ Переключательная функция
РОН Регистр общего назначения
САПР Система автоматизированного проектирования
СБИС Сверхбольшая интегральная схема
СДНФ Совершенная дизъюнктивная нормальная форма
ТИ Таблица истинности
ТК Таблица Карно
ЦАП Цифро-аналоговый преобразователь
ЦУ Цифровое устройство
ШИМ Широтно-импульсная модуляция (PWM)
ЭВМ Ну, это и так понятно
ЭП Элемент памяти
ЯП Ячейка памяти